

Marian Adamski, Monika Wiśniewska, Remigiusz Wiśniewski, Łukasz Stefanowicz
UNIwersYTET ZIELONOGÓRSKI, INSTYTUT INFORMATYKI I ELEKTRONIKI, UL. LICEALNA 9, 65-417 ZIELONA GÓRA

Application of hypergraphs to the reduction of the memory size in the Microprogrammed Controllers with Address Converter

prof. dr hab. inż. Marian ADAMSKI

Profesor zwyczajny, dyrektor Instytutu Informatyki i Elektroniki Uniwersytetu Zielonogórskiego. Zainteresowania badawcze obejmują projektowanie systemów cyfrowych realizowanych w postaci mikrosystemów cyfrowych oraz formalnych metod programowania sterowników logicznych. Członek IEEE, IEE, ACM, PTI oraz PTETiS.

e-mail: M.Adamski@iie.uz.zgora.pl



dr inż. Monika WIŚNIEWSKA

Jest absolwentką Uniwersytetu Zielonogórskiego, pracę doktorską obroniła w 2011 roku. W roku 2001 odbyła przemysłową praktykę studencką w firmie Aldec Inc. w Stanach Zjednoczonych.

Zainteresowania naukowe dr Moniki Wiśniewskiej przede wszystkim koncentrują się wokół zagadnień związanych z dekompozycją systemów dyskretnych z wykorzystaniem hipergrafów.

e-mail: M.Wisniewska@weit.uz.zgora.pl



dr inż. Remigiusz Wiśniewski

Absolwent Uniwersytetu Zielonogórskiego, pracę doktorską obronił w 2008 roku. W latach 2000-2001 dwukrotnie odbył przemysłową praktykę studencką w firmie Aldec Inc. w Stanach Zjednoczonych. Aktualnie pracuje jako adiunkt (Uniwersytet Zielonogórski). Zainteresowania badawcze obejmują zagadnienia z zakresu teorii grafów i hipergrafów, bezpieczeństwa danych i kryptologii oraz metodologii projektowania i implementacji systemów cyfrowych z wykorzystaniem struktur programowalnych FPGA.

e-mail: R.Wisniewski@iie.uz.zgora.pl



mgr inż. Łukasz Stefanowicz

Absolwent Uniwersytetu Zielonogórskiego, pracę magisterską obronił w 2011 roku. Jest słuchaczem studiów doktoranckich, specjalność informatyka. Członek PTI oraz Uczelnianego Koła Naukowego. Aktywnie uczestniczy w realizacji pokazów naukowych o zasięgu krajowym oraz międzynarodowym. Zainteresowania obejmują zagadnienia dotyczące programowania oraz projektowania systemów informatycznych, bazodanowych, rozproszonych w środowisku JAVA oraz technologii nVidia CUDA.

e-mail: L.Stefanowicz@weit.uz.zgora.pl



Abstract

In the article the method of reduction of the control memory size in the microprogrammed controllers with address converter is proposed. The idea is based on the two-level reduction of the memory size. The first step includes application of an additional block (address converter) in the structure of the controller. Such a module improves the addressing of microinstructions to reduce the volume of the control memory. Next, the hypergraph theory is applied for further reduction of the control memory, where concurrent microoperations are encoded together.

Keywords: hypergraphs, microprogrammed controllers, reduction, memory, address converter.

Zastosowanie hipergrafów w redukcji pojemności pamięci w sterownikach mikroprogramowanych z konwerterem adresów

Streszczenie

W artykule zaproponowano metodę redukcji pojemności pamięci sterowników mikroprogramowanych z konwerterem adresów. Metoda bazuje na dwupoziomowej redukcji pamięci sterownika. Pierwszy etap to usprawnienie kodowania mikroinstrukcji, poprzez wprowadzenie konwertera adresów do struktury układu mikroprogramowanego. Właściwa redukcja pamięci sterownika stanowi drugi krok proponowanej metody. W tym celu zastosowano teorię hipergrafów oraz specyficzne własności tych struktur.

Słowa kluczowe: hipergrafy, sterowniki mikroprogramowane, redukcja, pamięć, konwerter adresów.

1. Introduction

A control unit (CU) is one of the most important parts of a digital system [5,7,8,10,11]. The most popular method of CU realization bases on a finite state machine, FSM [2,8, 9,11]. However, it is known that in the case of the linear flow-chart, the microprogrammed controller (compositional microprogram control unit) requires less amount of hardware than control unit based on the traditional FSM model [1,3,14].

2. Microprogrammed controllers

In the microprogrammed controller, the unit is decomposed into two main parts [1,3]. The first one is in response of microinstructions addressing. It is a simplified finite state machine. The second part holds and generates adequate microinstructions. Such an implementation permits to minimize the number of logic elements in the destination programmable device (like FPGA) [14].

In the traditional implementation of the microprogrammed controller with sharing codes each additional bit in the microinstruction address doubles the total volume of the memory [3,14]. The volume of memories in embedded systems are limited, thus it can cause the serious problems during the implementation of the controller and the memory ought to be decomposed [3].

3. The main idea of the proposed method

In the paper we propose a reduction of the memory size which is divided into two main stages. The first step is to create an alternative structure of a microprogrammed controller with sharing codes where an address converter improves the addressing of microinstructions [14].

In the second stage, the reduction of the microinstruction length is performed. The method is based on the hypergraph [4,6,12] theory and permits to encode together those microoperations, which are executed concurrently [13]. The process is divided into the several steps. Initially the set of compatibility classes created. Next, the compatibility hypergraph is prepared [13]. Such a structure illustrates relations between the compatibility classes and microoperations. Furthermore, the minimum transversal (vertex covering) ought to be computed [4,6]. This is an essential step at this stage of reduction. Let us point out that the result can be reached via any known algorithm of the minimum transversal calculation. Finally, the new content of the control memory is created. New microinstructions are formed as a concatenation of codes of encoded compatibility classes [13].

4. Results of experiments and conclusions

Proposed method has been verified experimentally. The library of benchmarks consists of over 100 test modules. Test vectors include both, real and hypothetical devices.

The proposed method was compared with the traditional implementation technique of microprogrammed controllers with sharing codes. We have noticed, that detailed results gained by implementation indicates that presented solution permits to reduce the volume of the control memory in average by 90%.

5. References

- [1] Adamski, M., and A. Barkalov, Architectural and Sequential Synthesis of Digital Devices, University of Zielona Góra Press, Zielona Góra, 2006.
- [2] Baranov, S.I., Logic Synthesis for Control Automata, Kluwer Academic Publishers, Boston, MA, 1994.
- [3] Barkalov, A., and L. Titarenko, Logic synthesis for FSM-based control units, Lecture Notes in Electrical Engineering, Vol. 53. Springer-Verlag, Berlin, 2009.
- [4] C. Berge, Graphs and Hypergraph, North-Holland Mathematical Library, Amsterdam (1976).
- [5] De Micheli, G., Synthesis and Optimization of Digital Circuits, McGraw-Hill, New York, NY, 1994.
- [6] T. Eiter, G. Gottlob, "Identifying the Minimal Transversals of a Hypergraph and Related Problems", SIAM Journal on Computing, Vol.24, pp. 1278-1304.
- [7] Gajski, D., Principles of Digital Design, Prentice Hall, Upper Saddle River, NJ, 1996.
- [8] Kania, D., The Logic Synthesis for the PAL-based Complex Programmable Logic Devices, Lecture Notes of the Silesian University of Technology (in Polish), Gliwice, 2004.
- [9] Łuba, T., Synthesis of Logic Devices, Warsaw University of Technology Press (in Polish), Warsaw, 2005.
- [10] Maxfield, C., The Design Warrior's Guide to FPGAs, Academic Press, Inc., Orlando, FL, 2004.
- [11] Sentovich, E.M., Sequential Circuit Synthesis at the Gate Level, Ph.D. thesis. Chair-Robert K. Brayton, 1993.
- [12] A. Węgrzyn, and M. Węgrzyn, "A new approach to simulation of concurrent controllers", In Design of embedded control systems, ISBN: 0-387-23630-9, 95–108. Springer, New York, 2005.
- [13] M. Wiśniewska, "Application of hypergraphs to the decomposition of the discrete-systems", PhD thesis, University of Zielona Góra, 2011 (in Polish).
- [14] M. Wiśniewska, R. Wiśniewski, and M. Adamski, "Reduction of the microinstruction length in the designing process of microprogrammed controllers", Electrical Review, 85(7), 203–206, 2009.
- [15] Wiśniewski, R., Synthesis of compositional microprogram control units for programmable devices, Lecture Notes in Control and Computer Science, Vol. 14. University of Zielona Góra Press, Zielona Góra, 2009.